إنتاج 2 نانومتر N2 من TSMC وأهدافها
تؤكد شركة TSMC البدء بالإنتاج الكمي لرقائقها بتقنية 2 نانومتر N2 خلال الربع الأخير من عام 2025، وفق خطتها الزمنية المعتمدة، وتستند في ذلك إلى الجيل الأول من ترانزستورات Gate-All-Around التي تمثل نقلة نوعية في الأداء وكفاءة استهلاك الطاقة.
تعتبر تقنية Gate-All-Around تطورًا جذريًا مقارنةً بترانزستورات FinFET التي سبقتها، إذ تحيط القناة الكهربائية بالكامل من جميع الجهات عبر ألواح نانوية عمودية، ما يقلل التسرب ويعزز تيار التشغيل.
تؤدي هذه الرقائق إلى أداء أعلى وكفاءة طاقة محسّنة، وبذلك تصبح عقدة 2 نانومتر الأكثر تقدمًا في الصناعة حتى الآن، ومن المتوقع أن تبدأ TSMC في شحنات الإنتاج التجاري من الجيل الثاني لتقنية 2 نانومتر خلال العام المقبل.
أداء أعلى وكفاءة طاقة غير مسبوقة
تقدم تقنية N2 مقارنةً بالجيل الثالث N3E مكاسب واضحة، حيث توفر زيادة في الأداء بين 10% و15% عند نفس استهلاك الطاقة، وتخفيض استهلاك الطاقة بنسبة 25% إلى 30% عند المحافظة على مستوى الأداء، مع زيادة كثافة الترانزستورات بنسبة نحو 15% للشرائح ذات التصميم المختلط، وترقية تصل إلى 20% للشرائح المنطقية فقط.
وتوضح المقارنات أن كثافة الترانزستورات ارتفعت من 90-95 مليون ترانزستور/مم² في معالج A13 Bionic بتقنية 7 نانومتر إلى 220-290 مليون ترانزستور/مم² في A17 Pro بتقنية 3 نانومتر، ومع الانتقال إلى 2 نانومتر يُتوقع أن تصل كثافة معالج A20 Pro إلى 310-330 مليون ترانزستور/مم².
ماذا بعد 2 نانومتر؟
لا تتوقف طموحات TSMC عند هذا الحد، إذ تستعد الشركة للانتقال إلى تقنية A16 (16 أنغستروم)، والتي ستعتمد ابتكارًا يعرف باسم Super Power Rail SPR، وتقوم هذه التقنية بنقل توصيلات الطاقة إلى الجهة الخلفية للرقاقة بدلاً من سطحها الأمامي، ما يسمح بتقريب الترانزستورات وتحسين توزيع الطاقة وتقليل الفاقد، وبالتالي تحقيق كفاءة أعلى وأداء أفضل في أجيال المعالجات القادمة.
