أعلنت شركة TSMC، أكبر شركة لتصنيع الرقائق في العالم، أنها ستبدأ الإنتاج الكمي لرقائق بتقنية 2 نانومتر (N2) في الربع الأخير من عام 2025 وفق خطتها الزمنية المعلنة، وتؤكد أن تقنية N2 دخلت مرحلة الإنتاج الكمي كما هو مخطط، مع اعتمادها على جيل أول من ترانزستورات Gate-All-Around (GAA) التي تمثل نقلة نوعية في الأداء وكفاءة استهلاك الطاقة.
تُعد تقنية GAA تطورًا جذريًا مقارنة بالـ FinFET المستخدمة في الأجيال السابقة، إذ تحيط القناة الكهربائية بالكامل بجزيئات نانوية عمودية، ما يقلل تسرب التيار ويعزز تيار التشغيل.
تحقق الرقائق المصنّعة بتقنية N2 أداءً أعلى وكفاءة طاقة محسّنة، مع توقع زيادة في الأداء بين 10% و15% عند نفس استهلاك الطاقة، وخفض استهلاك الطاقة بنسبة 25% إلى 30% عند الحفاظ على مستوى الأداء، كما ستزداد كثافة الترانزستورات بنحو 15% للشرائح ذات التصميم المختلط وتصل حتى نحو 20% للشرائح المنطقية فقط.
تُعد كثافة الترانزستورات معيارًا أساسيًا لقياس تطور الشرائح، فكلما انخفضت عقدة التصنيع أمكن وضع عدد أكبر من الترانزستورات في المساحة نفسها وهو ما ينعكس مباشرة على الأداء وكفاءة الطاقة. وللمقارنة التاريخية، كان معالج A13 Bionic بتقنية 7 نانومتر في iPhone 11 يحتوي كثافة تراوحت بين 90 و95 مليون ترانزستور لكل مليمتر مربع، ثم ارتفعت مع معالج A17 Pro بتقنية 3 نانومتر في iPhone 15 Pro إلى نحو 220–290 مليون ترانزستور/مليمتر مربع. ومع الانتقال إلى تقنية 2 نانومتر، يُتوقع أن يصل معالج A20 Pro – المرجح استخدامه في iPhone 18 Pro Max – إلى كثافة تتراوح بين 310 و330 مليون ترانزستور/مليمتر مربع.
تخطط الشركة بعد 2 نانومتر للانتقال إلى تقنية A16 (16 أنغستروم)، مع اعتماد ابتكار جديد يُعرف باسم Super Power Rail (SPR)، الذي يعتمد على نقل توصيلات الطاقة إلى الجهة الخلفية للرقاقة بدلًا من سطحها الأمامي، ما يسمح بتقريب الترانزستورات وزيادة توزيع الطاقة وتقليل الفاقد، وبالتالي تعزيز الكفاءة والأداء في الأجيال القادمة من المعالجات.
